XA6SLX25-2CSG324Q（Dijual dari stok dengan kemasan asli）

properti produk:

Gambaran umum:

Rangkaian FPGA Xilinx Automotive (XA) Spartan®-6 memberikan kemampuan integrasi sistem terkemuka dengan total biaya terendah untuk aplikasi otomotif bervolume tinggi.Keluarga beranggotakan sepuluh orang menghadirkan kepadatan yang diperluas mulai dari 3.840 hingga 101.261 sel logika dan konektivitas yang lebih cepat dan lebih komprehensif.Dibangun di atas teknologi proses tembaga berdaya rendah 45 nm yang menghasilkan keseimbangan biaya, daya, dan kinerja yang optimal, keluarga XA Spartan-6 menawarkan meja pencarian 6-input register ganda (LUT) baru yang lebih efisien ) logika dan banyak pilihan blok tingkat sistem bawaan.Ini termasuk RAM blok 18 Kb (2 x 9 Kb), irisan DSP48A1 generasi kedua, pengontrol memori SDRAM, blok manajemen jam mode campuran yang disempurnakan, teknologi SelectIO™, blok transceiver serial berkecepatan tinggi yang dioptimalkan daya, blok Endpoint yang kompatibel dengan PCI Express® , mode manajemen daya tingkat sistem lanjutan, opsi konfigurasi deteksi otomatis, dan keamanan IP yang ditingkatkan dengan perlindungan AES dan DNA Perangkat.Fitur-fitur ini menyediakan alternatif murah yang dapat diprogram untuk produk ASIC khusus dengan kemudahan penggunaan yang belum pernah ada sebelumnya.XA Spartan-6 FPGA menawarkan solusi terbaik untuk desain logika volume tinggi yang fleksibel dan dapat diskalakan, desain pemrosesan DSP paralel bandwidth tinggi, dan aplikasi hemat biaya yang memerlukan beberapa standar antarmuka.XA Spartan-6 FPGA adalah fondasi silikon yang dapat diprogram untuk Targeted Design Platforms yang menghadirkan komponen perangkat lunak dan perangkat keras terintegrasi yang memungkinkan perancang untuk fokus pada inovasi segera setelah siklus pengembangan mereka dimulai.Rangkuman Fitur XA Spartan-6 FPGA • Keluarga XA Spartan-6: • XA Spartan-6 LX FPGA: Logika dioptimalkan • XA Spartan-6 LXT FPGA: Konektivitas serial berkecepatan tinggi • Temperatur Otomotif: • I-Grade: Tj = – 40°C hingga +100°C • Q-Grade: Tj = –40°C hingga +125°C • Standar Otomotif: • Xilinx sesuai dengan ISO-TS16949 • Kualifikasi AEC-Q100 • Dokumentasi Proses Persetujuan Bagian Produksi (PPAP) • Kualifikasi di luar AEC-Q100 tersedia berdasarkan permintaan • Didesain dengan biaya rendah • Beberapa blok terintegrasi yang efisien • Pemilihan standar I/O yang dioptimalkan • Bantalan terhuyung-huyung • Paket wire-bonded plastik volume tinggi • Daya statis dan dinamis rendah • Proses 45 nm dioptimalkan untuk biaya dan daya rendah • Mode hibernasi daya mati untuk daya nol • Mode penangguhan mempertahankan status dan konfigurasi dengan pengaktifan multipin, peningkatan kontrol • Tegangan inti 1,2V kinerja tinggi (FPGA LX dan LXT, tingkat kecepatan -2 dan -3) • Bank antarmuka SelectIO multi-tegangan, multi-standar • Kecepatan transfer data hingga 1.080 Mb/dtk perdiferensial I/O • Drive output yang dapat dipilih, hingga 24 mA per pin • Standar dan protokol 3,3V hingga 1,2VI/O • Antarmuka memori HSTL dan SSTL berbiaya rendah • Kepatuhan hot swap • Laju perubahan tegangan I/O yang dapat disesuaikan untuk meningkatkan integritas sinyal • Transceiver serial GTP berkecepatan tinggi di FPGA LXT • Hingga 3,2 Gb/dtk • Antarmuka berkecepatan tinggi termasuk: Serial ATA dan PCI Express • Irisan DSP48A1 yang efisien • Pemrosesan aritmetika dan sinyal berperforma tinggi • Pengganda 18 x 18 dan 48 yang cepat -bit accumulator • Kemampuan pipelining dan cascading • Pre-adder untuk membantu aplikasi filter • Blok Memory Controller terintegrasi • Dukungan DDR, DDR2, DDR3, dan LPDDR • Laju data hingga 800 Mb/dtk • Struktur bus multi-port dengan FIFO independen untuk mengurangi masalah waktu desain • Sumber daya logika yang melimpah dengan kapasitas logika yang meningkat • Register geser opsional atau dukungan RAM terdistribusi • LUT 6-input yang efisien meningkatkan kinerja dan meminimalkan daya • LUT dengan flip-flop ganda untuk aplikasi terpusat pipa • Blokir RAM denganengan berbagai perincian • RAM blok cepat dengan kemampuan tulis byte • Blok 18 Kb yang dapat diprogram secara opsional sebagai dua RAM blok 9 Kb independen • Ubin Manajemen Jam (CMT) untuk peningkatan kinerja • Kebisingan rendah, pencatatan jam kerja yang fleksibel • Pengelola Jam Digital (DCM) menghilangkan distorsi clock skew dan duty cycle • Phase-Locked Loops (PLLs) untuk clocking dengan jitter rendah • Sintesis frekuensi dengan perkalian, pembagian, dan pergeseran fase secara simultan • Enam belas jaringan clock global low-skew • Konfigurasi yang disederhanakan, mendukung frekuensi rendah standar biaya • Konfigurasi deteksi otomatis 2-pin • SPI pihak ketiga yang luas (hingga x4) dan dukungan flash NOR • Dukungan MultiBoot untuk pemutakhiran jarak jauh dengan beberapa bitstream, menggunakan perlindungan pengawas • Keamanan yang ditingkatkan untuk perlindungan desain • Pengidentifikasi DNA Perangkat unik untuk autentikasi desain • Enkripsi bitstream AES di perangkat XA6SLX75, XA6SLX75T, dan XA6SLX100 • Blok Titik Akhir Terpadu untuk desain PCI Express (LXT) • Teknologi PCI® murah suport kompatibel dengan spesifikasi 33 MHz, 32- dan 64-bit.• Pemrosesan tersemat yang lebih cepat dengan prosesor lunak MicroBlaze™ 32-bit yang disempurnakan dan berbiaya rendah • IP terdepan di industri dan desain referensi • Ekosistem pihak ketiga khusus otomotif yang kuat dengan IP, papan pengembangan, dan layanan desain