XA6SLX100-2FGG484I（Kemasan asli pengukur mobil populer）

properti produk:

laporkan bug
Pencarian Parametrik Baru
Dokumentasi dan Media:

Klasifikasi Lingkungan dan Ekspor:

Gambaran umum:
Rangkaian FPGA Xilinx Automotive (XA) Spartan®-6 memberikan kemampuan integrasi sistem terkemuka dengan total biaya terendah untuk aplikasi otomotif bervolume tinggi.Keluarga sepuluh anggota memberikan kepadatan yang diperluas mulai dari 3.840 hingga 101.261 sel logika dan lebih cepat,
konektivitas yang lebih komprehensif.Dibangun pada teknologi proses tembaga berdaya rendah 45 nm matang yang menghasilkan keseimbangan biaya yang optimal,
kekuatan, dan kinerja, keluarga XA Spartan-6 menawarkan logika baru, lebih efisien, dual-register 6-input look-up table (LUT) dan kaya
pemilihan blok tingkat sistem bawaan.Ini termasuk RAM blok 18 Kb (2 x 9 Kb), irisan DSP48A1 generasi kedua, SDRAM
pengontrol memori, blok manajemen jam mode campuran yang disempurnakan, teknologi SelectIO™, serial berkecepatan tinggi yang dioptimalkan daya
blok transceiver, blok Endpoint yang kompatibel dengan PCI Express®, mode manajemen daya tingkat sistem lanjutan, deteksi otomatis
opsi konfigurasi, dan keamanan IP yang ditingkatkan dengan perlindungan AES dan DNA Perangkat.Fitur-fitur ini menyediakan biaya rendah yang dapat diprogram
alternatif untuk produk ASIC khusus dengan kemudahan penggunaan yang belum pernah terjadi sebelumnya.XA Spartan-6 FPGA menawarkan solusi terbaik untuk fleksibel dan terukur
desain logika volume tinggi, desain pemrosesan DSP paralel bandwidth tinggi, dan aplikasi hemat biaya di mana banyak antarmuka
diperlukan standar.XA Spartan-6 FPGA adalah fondasi silikon yang dapat diprogram untuk Platform Desain Bertarget yang menghasilkan
komponen perangkat lunak dan perangkat keras terintegrasi yang memungkinkan desainer untuk fokus pada inovasi segera setelah siklus pengembangan mereka dimulai.
Ringkasan Fitur XA Spartan-6 FPGA
• Keluarga XA Spartan-6:
• XA Spartan-6 LX FPGA: Logika dioptimalkan
• XA Spartan-6 LXT FPGA: Konektivitas serial berkecepatan tinggi
• Suhu Otomotif:
• Tingkat-I: Tj = –40°C hingga +100°C
• Q-Grade: Tj = –40°C hingga +125°C
• Standar Otomotif:
• Xilinx sesuai dengan ISO-TS16949
• Kualifikasi AEC-Q100
• Dokumentasi Proses Persetujuan Bagian Produksi (PPAP).
• Kualifikasi di luar AEC-Q100 tersedia berdasarkan permintaan
• Dirancang untuk biaya rendah
• Beberapa blok terintegrasi yang efisien
• Pemilihan standar I/O yang dioptimalkan
• Bantalan terhuyung-huyung
• Paket berikat kawat plastik volume tinggi
• Daya statis dan dinamis rendah
• Proses 45 nm dioptimalkan untuk biaya dan daya rendah
• Hibernasi mode power-down untuk daya nol
• Mode penangguhan mempertahankan status dan konfigurasi dengan pengaktifan multi pin, peningkatan kontrol
• Tegangan inti 1.2V performa tinggi (FPGA LX dan LXT, -2
dan -3 nilai kecepatan)
• Bank antarmuka SelectIO multi-tegangan, multi-standar
• Kecepatan transfer data hingga 1.080 Mb/dtk per I/O diferensial
• Drive output yang dapat dipilih, hingga 24 mA per pin
• Standar dan protokol 3,3V hingga 1,2VI/O
• Antarmuka memori HSTL dan SSTL murah
• Kepatuhan hot swap
• Laju perubahan tegangan I/O yang dapat disesuaikan untuk meningkatkan integritas sinyal
• Transceiver serial GTP berkecepatan tinggi di FPGA LXT
• Hingga 3,2 Gb/dtk
• Antarmuka berkecepatan tinggi termasuk: Serial ATA dan PCI Express
• Irisan DSP48A1 yang efisien
• Pemrosesan aritmatika dan sinyal berkinerja tinggi
• Pengali cepat 18 x 18 dan akumulator 48-bit
• Kemampuan pipelining dan cascading
• Pre-adder untuk membantu aplikasi filter
• Blok Pengontrol Memori Terintegrasi
• Dukungan DDR, DDR2, DDR3, dan LPDDR
• Kecepatan data hingga 800 Mb/dtk
• Struktur bus multi-port dengan FIFO independen untuk dikurangi
masalah waktu desain
• Sumber daya logika yang melimpah dengan peningkatan kapasitas logika
• Register geser opsional atau dukungan RAM terdistribusi
• LUT 6 masukan yang efisien meningkatkan kinerja dan meminimalkan
kekuasaan
• LUT dengan dual flip-flop untuk aplikasi pipeline centric
• Blokir RAM dengan berbagai perincian
• Blok cepat RAM dengan mengaktifkan penulisan byte
• Blok 18 Kb yang dapat diprogram secara opsional menjadi dua
independen 9 Kb blok RAM
• Ubin Manajemen Jam (CMT) untuk peningkatan kinerja
• Kebisingan rendah, clocking fleksibel
• Pengelola Jam Digital (DCM) menghilangkan kemiringan jam dan
distorsi siklus kerja
• Phase-Locked Loops (PLLs) untuk clocking jitter rendah
• Sintesis frekuensi dengan perkalian simultan,
pembagian, dan pergeseran fasa
• Enam belas jaringan jam global low-skew
• Konfigurasi yang disederhanakan, mendukung standar berbiaya rendah
• Konfigurasi deteksi otomatis 2-pin
• SPI pihak ketiga yang luas (hingga x4) dan dukungan flash NOR
• Dukungan MultiBoot untuk peningkatan jarak jauh dengan banyak
bitstreams, menggunakan perlindungan pengawas
• Peningkatan keamanan untuk perlindungan desain
• Pengidentifikasi DNA Perangkat Unik untuk autentikasi desain
• Enkripsi bitstream AES di XA6SLX75, XA6SLX75T,
dan perangkat XA6SLX100
• Blok Endpoint Terintegrasi untuk desain PCI Express (LXT)
• Dukungan teknologi PCI® murah yang kompatibel dengan 33 MHz,
spesifikasi 32- dan 64-bit.
• Pemrosesan tertanam lebih cepat dengan peningkatan, biaya rendah,
Prosesor lunak MicroBlaze™ 32-bit
• Desain referensi dan IP terkemuka di industri
• Ekosistem pihak ketiga khusus otomotif yang kuat dengan IP,
papan pengembangan, dan layanan desain