parameter:
| nama parameter | nilai atribut |
| Apakah Rohs bersertifikat? | memenuhi |
| Nama Dagang | XILINX (Xilinx) |
| Mencapai Kode Kepatuhan | memenuhi |
| kode ECCN | 3A991.D |
| frekuensi clock maksimum | 667 MHz |
| Kode JESD-30 | S-PBGA-B484 |
| Kode JESD-609 | e1 |
| Tingkat Sensitivitas Kelembaban | 3 |
| jumlah entri | 338 |
| Jumlah unit logis | 147443 |
| Waktu keluaran | 338 |
| Jumlah terminal | 484 |
| Paket bahan tubuh | PLASTIK/EPOKSI |
| kode paket | FBGA |
| Enkapsulasi kode yang setara | BGA484,22X22,32 |
| Bentuk paket | KOTAK |
| Bentuk paket | ARRAY GRID, PITCH HALUS |
| Suhu Reflow Puncak (Celcius) | 260 |
| Sumber Daya listrik | 1,2,1,2/3,3,2,5/3,3 V |
| Jenis Logika yang Dapat Diprogram | ARRAY GERBANG YANG DAPAT DIPROGRAM LAPANGAN |
| Status sertifikasi | Tidak Berkualitas |
| permukaan gunung | YA |
| teknologi | CMOS |
| Permukaan terminal | TEMBAGA PERAK TIMAH |
| Bentuk terminal | BOLA |
| Lapangan terminal | 0,8 mm |
| Lokasi terminal | BAWAH |
| Waktu maksimum pada suhu reflow puncak | 30 |
Gambaran umum :
Xilinx® 7 series FPGAs terdiri dari empat keluarga FPGA yang membahas rangkaian lengkap persyaratan sistem, mulai dari biaya rendah, faktor bentuk kecil,
sensitif biaya, aplikasi volume tinggi hingga bandwidth konektivitas ultra high-end, kapasitas logika, dan kemampuan pemrosesan sinyal untuk yang paling menuntut
aplikasi berkinerja tinggi.FPGA seri 7 meliputi:
• Keluarga Spartan®-7: Dioptimalkan untuk biaya rendah, daya terendah, dan tinggi
kinerja I/O.Tersedia dalam faktor bentuk yang murah dan sangat kecil
kemasan untuk jejak PCB terkecil.
• Keluarga Artix®-7: Dioptimalkan untuk aplikasi daya rendah yang memerlukan serial
transceiver dan DSP tinggi dan throughput logika.Memberikan yang terendah
total tagihan biaya bahan untuk throughput tinggi, hemat biaya
aplikasi.
• Keluarga Kintex®-7: Dioptimalkan untuk kinerja harga terbaik dengan 2X
peningkatan dibandingkan dengan generasi sebelumnya, memungkinkan kelas baru
dari FPGA.
• Keluarga Virtex®-7: Dioptimalkan untuk performa sistem tertinggi dan
kapasitas dengan peningkatan 2X dalam kinerja sistem.Paling tinggi
perangkat kapabilitas yang diaktifkan oleh stacked silicon interconnect (SSI)
teknologi.
Dibangun di atas teknologi proses canggih, berkinerja tinggi, berdaya rendah (HPL), 28 nm, high-k metal gate (HKMG), FPGA seri 7 memungkinkan
peningkatan kinerja sistem yang tak tertandingi dengan bandwidth I/O 2,9 Tb/dtk, kapasitas sel logika 2 juta, dan DSP 5,3 TMAC/dtk, sambil mengonsumsi 50% lebih sedikit
daya dari perangkat generasi sebelumnya untuk menawarkan alternatif yang sepenuhnya dapat diprogram untuk ASSP dan ASIC.
Rangkuman Fitur FPGA Seri 7
• Logika FPGA performa tinggi canggih berdasarkan tampilan 6-input nyata
teknologi up table (LUT) yang dapat dikonfigurasi sebagai memori terdistribusi.
• RAM blok port ganda 36 Kb dengan logika FIFO bawaan untuk data dalam chip
penyangga.
• Teknologi SelectIO™ performa tinggi dengan dukungan untuk DDR3
antarmuka hingga 1.866 Mb/s.
• Konektivitas serial berkecepatan tinggi dengan transceiver multi-gigabit bawaan
dari 600 Mb/dtk hingga maks.kecepatan 6,6 Gb/dtk hingga 28,05 Gb/dtk, menawarkan a
mode daya rendah khusus, dioptimalkan untuk antarmuka chip-to-chip.
• Antarmuka analog yang dapat dikonfigurasi pengguna (XADC), menggabungkan dual
Konverter analog-ke-digital 12-bit 1MSPS dengan termal on-chip dan
sensor pasokan.
• Irisan DSP dengan pengali 25 x 18, akumulator 48-bit, dan pra-penambah
untuk pemfilteran performa tinggi, termasuk simetris yang dioptimalkan
penyaringan koefisien.
• ubin manajemen jam Powerfull (CMT), menggabungkan fase-terkunci
blok loop (PLL) dan manajer jam mode campuran (MMCM) untuk tinggi
presisi dan jitter rendah.
• Terapkan pemrosesan tersemat dengan cepat menggunakan prosesor MicroBlaze™.
• Blok terintegrasi untuk PCI Express® (PCIe), hingga x8 Gen3
Desain Endpoint dan Root Port.
• Beragam opsi konfigurasi, termasuk dukungan untuk
memori komoditas, enkripsi AES 256-bit dengan HMAC/SHA-256
otentikasi, dan deteksi dan koreksi SEU bawaan.
• Flip-chip berbiaya rendah, wire-bond, bare-die, dan flip integritas sinyal tinggi
kemasan chip menawarkan migrasi mudah antar anggota keluarga di
paket yang sama.Semua paket tersedia dalam bebas Pb dan dipilih
paket dalam opsi Pb.
• Dirancang untuk performa tinggi dan daya terendah dengan 28 nm,
HKMG, proses HPL, teknologi proses tegangan inti 1.0V dan
Opsi voltase inti 0,9V untuk daya yang lebih rendah.
